A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 20.3, i clock PCIe potrebbero non essere generati correttamente quando sono presenti più istanze Intel P-Tile Avalon-ST per PCI Express con configurazioni diverse. Questo problema si verifica nei progetti destinati ai dispositivi Intel® Agilex® P-Tile. Il file SDC generato dall'IP include caratteri jolly per la corrispondenza del percorso di clock, il che significa che solo il primo file SDC dell'IP PCIe viene letto correttamente.
Per risolvere il problema, utilizzare il file SDC allegato per sostituire quello generato nell'istanza /intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc.
Il problema è risolto nel software Intel® Quartus® Prime Pro Edition versione 20.4.
