ID articolo: 000080771 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 07/10/2020

Perché il sistema segnala errori di timeout PCIe* su un collegamento che utilizza il Intel® Stratix® 10 Hard IP per PCI Express nei dispositivi Intel® Stratix® 10 L e H-Tile?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP Intel® Stratix® 10 Avalon-MM per PCI Express*
  • Hard-IP Intel® Stratix® 10 Avalon-ST per PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro edition versione 20.2, è possibile che si verifichino errori di timeout di completamento su un collegamento PCIe che utilizza il Intel® Stratix® 10 Hard IP per PCI Express nei dispositivi Intel® Stratix® 10 L e H-Tile.

    Risoluzione

    Non esiste alcuna soluzione per questo problema nella versione 20.2 del software Intel® Quartus® Prime Pro Edition.

    Questo problema è stato risolto nel software Intel® Quartus® Prime Pro edition versione 20.3 o successiva.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.