In quali condizioni il PHY di latenza deterministica potrebbe non raggiungere rx_syncstatus durante l'implementazione del protocollo OBSAI nei dispositivi Arria® V GZ e Stratix® V?

Quando si implementa il protocollo OBSAI utilizzando il PHY di latenza deterministica nei dispositivi Arria® V GZ e Stratix® V, potrebbe non essere possibile ottenere rx_syncstatus quando vengono inviati modelli IDLE, IDLE_ACK e IDLE_REQ durante il processo di collegamento. È possibile ottenere la sincronizzazione riattivando rx_patternalign o affermando rx_digitalreset.

Ciò si applica alla PHY di latenza deterministica con la seguente configurazione:

• Velocità dei dati: 6,144 Gbps o 3,072 Gbps
• Larghezza dati PMA-PCS: 20 bit

Per risolvere questo problema, seguire questi passaggi:

Per le versioni del software Quartus® II prima del rilascio 14.0:

1. File un supporto Intel PreSales per ottenere una patch software (patch0.87).
2. Dopo aver installato la patch, aggiungere la seguente assegnazione al file delle impostazioni di Quartus II (.qsf).
   set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\""
3. Rigenerare l'IP PHY di latenza deterministica.
4. Ricompilare il progetto.

Per le versioni del software Quartus II 14.0 e successive:

1. Aggiungere la seguente assegnazione al file qsf.
   set_global_assignment -name VERILOG_MACRO "SV_XCVR_CUSTOM_NATIVE_ASSERT_SYNC_STATUS_IMM=\"assert_sync_status_imm\""
2. Rigenerare l'IP PHY di latenza deterministica.
3. Ricompilare il progetto.
4. Se si implementano sia i protocolli CPRI che OBSAI in un unico dispositivo, aprire un supporto Intel PreSales per ulteriore supporto