ID articolo: 000080419 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 05/05/2021

Perché viene segnalato un errore di clock non vincolato quando si utilizza il Intel® FPGA IP di discaricamento del registro dei messaggi di errore sul Intel® Arria® 10 FPGA?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® per unloader di registro di messaggi di errore
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Viene riportato un clock non vincolato come mostrato di seguito quando si utilizza il Intel® FPGA IP di discaricamento del registro dei messaggi di errore sulla Intel® Arria® 10 FPGA:

    emr_unloader_component|current_state. STATE_CLOCKHIGH

    Risoluzione

    Per risolvere questo problema, generare vincoli di temporizzazione, tra cui il comando "create_generated_clock" nel file SDC. Per esempio:

    create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {* |alt_fault_injection_component|alt_fi_inst|twentynm_oscillator}] [get_keepers {* |emr_unloader_component|current_state. STATE_CLOCKHIGH}]

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA Intel® Cyclone® 10 GX
    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.