Il problema è dovuto all'errata correzione del modello di temporizzazione nel software Quartus® Prime versione 16.1 e precedente, ciò influisce sul percorso di input/output a doppia velocità di dati (DDIO) Arria® 10 General Purpose Input/Output (GPIO). Questa errata correzione causa un'analisi della tempistica errata sul percorso che porta a una violazione della tempistica che non viene catturata e riportata nel report timeQuest timing analyzer.
I casi d'uso interessati sono:
- Tutti i Arria 10 dispositivi VID che utilizzano il percorso di input GPIO DDIO Full Rate to Half Rate
- Tutte le Arria 10 dispositivi non VID (ad eccezione di 10AX115, 10AX090, 10AT115 e 10AT090) che utilizzano il percorso di input DDIO Full Rate to Half Rate con "io_48_lvds_tile_edge" nella banca di I/O utilizzata.
Per la progettazione interessata come indicato nell'esempio del caso d'uso sopra, eseguire nuovamente l'analisi dei tempi utilizzando il software Quartus Prime versione 17.0 o successiva. Se si osservano violazioni di temporizzazione su DDIO_IN percorso da Full Rate a Half Rate, modificare la fase dei clock generati da PLL e ricompilare il progetto
