ID articolo: 000080373 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 06/11/2019

Perché l'interfaccia Intel® Stratix® 10 Avalon® -MM per IP PCIe* con DMA interno invia lo stato "Done" del mover di lettura prima di completare il trasferimento dei dati?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP Intel® Stratix® 10 Avalon-MM per PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Questo problema è dovuto a una condizione di gara datapath. L'aggiornamento dello stato del mover di lettura DMA "Done" e i dati di completamento vengono suddivisi internamente in due (2) percorsi/buffer diversi. I dati richiedono un percorso più lungo per lo slave Avalon® -MM rispetto all'aggiornamento dello stato.

     

    Soluzione

    Questa condizione di gara datapath è facilmente osservabile nella simulazione. Tuttavia, lo stato "Done" del mover di lettura riportato alcuni cicli di clock precedenti al completamento del trasferimento dei dati non sarà un problema nel sistema hardware reale a causa della latenza.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.