ID articolo: 000080235 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Posso condividere una singola PLL per due istanze ALTMEMPHY nel mio design?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    No, non è possibile condividere un singolo PLL per due istanze ALTMEMPHY nella progettazione poiché il clock di risincronizzazione e il clock mimico non possono essere condivisi tra due controller. Solo i clock statici possono essere condivisi tra più controller con velocità di dati identica.

    Ogni istanza ALTMEMPHY avrà bisogno di un PLL separatamente. Se nella progettazione sono presenti due istanze ALTMEMPHY, verranno utilizzati due PLL.

    Prodotti correlati

    Questo articolo si applica a 11 prodotti

    FPGA Cyclone® III
    FPGA Cyclone® IV E
    FPGA Stratix® II GX
    FPGA Stratix® II
    FPGA Cyclone® IV GX
    FPGA Stratix® IV GX
    FPGA Stratix® III
    FPGA Arria® II GX
    FPGA Stratix® IV GT
    FPGA Arria® GX
    FPGA Stratix® IV E

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.