ID articolo: 000080168 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché i miei Stratix IV PLL sono uniti anche se non condividono input comuni?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Quartus® II versione 10.1 SP1 e successive, i PLL Stratix® IV che condividono una porta comune phaseclock_select possono essere uniti erroneamente anche se le porte rimanenti dei due PLL non sono comuni.

    Questo problema può portare a problemi funzionali nella simulazione a livello di gate e nell'hardware.

    Per risolvere questo problema, disattivare l'impostazione del LPL di unione automatica che impedisce al software Quartus II di fondere i PLL.

    Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Stratix® IV E
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.