ID articolo: 000080079 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 03/12/2014

Perché i bit del preambolo di scrittura/lettura Arria 10 modalità DDR4 Register 4 (MR4) sono impostati in modo errato?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione C'è un problema noto nel software Quartus® II versione 13.1 Arria 10 Edition in cui i bit del preambolo di scrittura/lettura DDR4 MR4 sono impostati in modo errato.
    Risoluzione Il problema è risolto nel software Quartus II versione 14.0 Arria 10 Edizione.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    SoC FPGA Intel® Arria® 10 SX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.