Descrizione
Il software Quartus® II "HSSI_PMA_AUX" associato agli errori di codifica durante la compilazione con i dispositivi di ricetrasmettitore Stratix® V, Arria® V e Cyclone® V sono in genere associati all'IP del controller di riconfigurazione del ricetrasmettitore.
Se si riscontrano errori di "HSSI_PMA_AUX" del software Quartus II durante la compilazione con i dispositivi ricetrasmettitore Stratix V, Arria V e Cyclone V, è necessario controllare due volte le seguenti aree chiave nella progettazione.
- Verificare di aver collegato correttamente i bus reconfig_to_xcvr e reconfig_from_xcvr tra il ricetrasmettitore e il controller di riconfigurazione.
- Assicurarsi che tutti gli IP del ricetrasmettitore nella progettazione siano collegati a un controller di riconfigurazione. Se un ricetrasmettitore è collegato a un controller di riconfigurazione, devono essere tutti i ricetrasmettitori.
- Accertarsi di non superare più di un'istanza IP del controller di riconfigurazione per mezzo blocco ricetrasmettitore (in basso a tre o tra i primi tre canali in una banca ricetrasmettitore). È possibile fare riferimento al capitolo "Controller di riconfigurazione del ricetrasmettitore alla connettività IP PHY" del ricetrasmettitore Guida utente IP PHY per ulteriori informazioni.
- Se nella progettazione sono presenti più IP del controller di riconfigurazione che condividono un blocco di calibrazione comune, assicurarsi che dispongano di una fonte di clock mgmt_clk_clk comune. È possibile fare riferimento alla sezione "Limite blocco di calibrazione" della sezione Architettura del ricetrasmettitore nei dispositivi Stratix V capitolo del manuale Stratix V GX per dettagli sui confini dei blocchi di calibrazione.
- Se si utilizza PCI Express CvP, è inoltre necessario assicurarsi di rispettare i seguenti consigli sul controller di riconfigurazione mgmt_clk_clk i requisiti di origine dell'clock.
