ID articolo: 000079654 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 17/10/2013

Perché a volte si verifica un ritardo quando si accede alla memoria DDR3?

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Nel software Quartus® II versione 12.1, quando la configurazione IP UniPHY DDR3 è per un'interfaccia single rank e soddisfa questi requisiti, il tracciamento DQS è abilitato:

    Intel® Stratix® V, Arria® V GZ.   Frequenza di clock della memoria >= 750 MHz

    Arria® V (GX, GT, SX, ST): frequenza di clock della memoria >= 534 MHz.  Per un dispositivo di livello di -5 velocità quando la frequenza di clock della memoria >= 450 MHz.

     

    Durante il monitoraggio DQS, l'applicazione dell'utente vedrà un ritardo nell'ottenere l'accesso alla memoria DDR3.

    Esistono due diversi tipi di ritardi:

    1) I campioni di tracciamento DQS si verificano dopo ogni ciclo di aggiornamento della memoria e sono letture della memoria. Per un'interfaccia a un quarto di tasso, in genere richiede circa 800ns.
    2) Aggiornamenti di tracciamento DQS: una volta accumulati campioni di tracciamento DQS sufficienti, si verifica un aggiornamento alle impostazioni di ritardo I/O del percorso dei dati DDR3, il che comporta un ritardo più lungo. Gli aggiornamenti di tracciamento DQS prendono almeno 4us e aumentano con il numero di gruppi DQS nell'interfaccia.

    Se questi ritardi non influiscono sull'applicazione, non è necessario modificare nulla.
    Se questi ritardi influiscono sull'applicazione, è possibile utilizzare la soluzione seguente.

    Soluzione

    1) Modificare il file IP DDR3 di primo livello nella sezione // Informazioni di recupero: parametri e impostare questi due parametri come mostrato di seguito:-

    generic name="FORCE_DQS_TRACKING" value="DISABLED"
    generic name="ENABLE_EXTRA_REPORTING" value="true" (modificare questo parametro solo se l'IP è generato in Quartus® II 12.1.  Se generato nel software Quartus® II versione 12.1SP1 o successiva, i tempi di postamble sono riportati per impostazione predefinita)

    2) Rigenerare l'IP.

    3) Compilare il progetto.

    4) Osservare il rapporto timequest DDR.

    Sono mostrati margini di temporizzazione aggiuntivi, incluso il postamble. Il tracciamento DQS influisce solo sui tempi di postamble.

    Se la tempistica di postamble ha margini positivi in tutti i casi del modello di temporizzazione Timequest (lento e veloce ai limiti di temperatura), nel progetto può essere utilizzato il codice IP generato con tracciamento DQS disattivato.

    Se eventuali altri margini di temporizzazione del rapporto TimeQuest mostrano un margine negativo, si tratta di un problema diverso da risolvere.

    Se la tempistica postamble mostra un margine negativo, contattare Altera.

    Prodotti correlati

    Questo articolo si applica a 9 prodotti

    FPGA Arria® V GT
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Stratix® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E
    FPGA Arria® V GX

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.