ID articolo: 000079528 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 01/07/2013

Possibile errore di temporizzazione su determinati percorsi nelle progettazioni mirate ai dispositivi Cyclone V

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Questo problema riguarda i prodotti DDR2, DDR3 e LPDDR2.

    Le interfacce di memoria esterna destinate ai dispositivi Cyclone V possono Mostrare un errore di temporizzazione sui percorsi dai seguenti nodi al FPGA core:

    *if0|p0|umemphy|uio_pads|dq_ddio[*].ubidir_dq_dqs|altdq_dqs2_inst|input_path_gen[*].read_fifo~OUTPUT_DFF_*

    Soluzione

    La soluzione per questo problema è la seguente:

    • Limitare il posizionamento dei nodi core per soddisfare i tempi Requisiti.
    • Compila l'IP utilizzando più semi e sintesi aggiuntiva e ottimizzazioni più in forma abilitate.

    Questo problema verrà risolto in una versione futura.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Cyclone® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.