Per ulteriori informazioni sull'utilizzo dell'analizzatore logico SignalTap II, fare riferimento al capitolo design Debugging using the SignalTap II Embedded Logic Analyzer (PDF) nel volume 3 del manuale Quartus II.
Posso utilizzare l'analizzatore logico SignalTap II in un design APEX II che crea un'istanza dei trasmettitori LVDS?
1
Disclaimer
Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.
Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.