ID articolo: 000079459 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 18/06/2012

Possibile errore interno con Arria V o Cyclone V con controller di memoria rigida

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Questo problema riguarda DDR2 e DDR3, LPDDR2, QDR II e RLDRAM PRODOTTI II.

    Si può verificare un errore interno nei progetti mirati Arria V o Cyclone dispositivi V e utilizzando un controller di memoria rigida, quando l'MPFE, MMR e gli input di clock SC per il controller della memoria rigida non sono guidati da un PLL o da un buffer di clock.

    Soluzione

    La soluzione per questo problema è assicurarsi di guidare gli ingressi di clock MPFE, MMR e SC tramite un PLL.

    Questo problema verrà risolto in una versione futura.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Cyclone® V
    FPGA e FPGA SoC Arria® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.