Questo errore potrebbe essere visualizzato quando si utilizza la funzione ALTLVDS_TX o ALTLVDS_RX mega per i progetti di dispositivi Stratix® V nelle versioni del software Quartus® II 10.0, 10.0 SP1, 10.1 e 10.1 SP1.
Questo errore può verificarsi anche quando ci sono risorse fPLL sufficienti per posizionare la progettazione. Un problema con il fitter Intel® Quartus® II impedisce di posizionare correttamente le risorse di progettazione.
È possibile risolvere questo problema assegnando la posizione del pin al pin di input del clock, ai trasmettitori ALTLVDS_TX e ai ricevitori ALTLVDS_RX. È possibile effettuare assegnazioni specifiche di posizione dei pin o assegnazioni generali della posizione, ad esempio "EDGE_TOP" o "EDGE_BOTTOM". Una volta eseguite le assegnazioni di posizione all'ingresso del clock, ai trasmettitori e ai ricevitori, il design dovrebbe essere in grado di adattarsi, a condizione che le risorse necessarie siano disponibili nel dispositivo selezionato.
Questo è risolto nella versione 11.0 del software Intel® Quartus® II.
