ID articolo: 000079390 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Quali sono i file minimi necessari per simulare il compilatore IP per il core PCI Express?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione I file minimi necessari durante la compilazione per la simulazione sono:
.v(hd)
_serdes.v(hd)
_core.v(h)o

altera_mf
220 modelli
sgate

e tutti i file del modello di simulazione a seconda del dispositivo:
Stratix® IV GX:
altera_primitives
stratixiv_hssi_atoms
stratixiv_pcie_hip_atoms

Arria® II GX:
arriaii_hssi_atoms
arriaii_pcie_hip_atoms

Cyclone® IV GX:
cycloneiv_hssi_atoms
cyclone_iv_pcie_hip_atoms

Prodotti correlati

Questo articolo si applica a 3 prodotti

FPGA Cyclone® IV GX
FPGA Stratix® IV GX
FPGA Arria® II GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.