Descrizione
Se il segnale di clock non soddisfa le specifiche di larghezza minima dell'impulso (tempo di clock elevato e tempo di clock basso) in ogni momento durante l'esecuzione di un'operazione di scrittura (wren=1), i nuovi dati potrebbero non essere scritti correttamente nel blocco di memoria nei dispositivi Stratix® IV. I segnali di clock che violano questa specifica possono causare un comportamento imprevisto della memoria nelle seguenti modalità:
-
M144K
-
True-Dual-Port, Read-Before-Write
-
Semplice-dual-porta, lettura-prima-scrittura
-
M9K
-
True-Dual-Port, Read-Before-Write
La modalità di lettura prima della scrittura è selezionata se è soddisfatta una delle seguenti condizioni:
-
Il parametro di lettura-durante-scrittura della stessa porta è impostato su "NEW_DATA_WITH_NBE_READ" OR
-
La stessa porta di lettura durante la scrittura è impostata su "OLD_DATA" OR
-
Il parametro mixed port read-during-write è impostato su "OLD_DATA"
Se l'integrità del segnale di clock non può essere garantita nell'applicazione, è possibile eseguire una delle seguenti opzioni:
-
Disattivare l'operazione di scrittura (wren=0) quando il clock è instabile (ad esempio durante l'accensione o la configurazione della fonte di clock esterna)
-
Utilizzare il PLL on-chip come fonte di clock di input per il blocco di memoria
-
Eseguire un reset globale a livello di chip affermando DEV_CLRn per più di 500 μs quando l'orologio diventa stabile
-
Utilizzare la modalità fast write. Questa modalità è selezionata quando lo stesso parametro di lettura-durante-scrittura della porta è impostato su "NEW_DATA_NO_NBE_READ" E il parametro di lettura-durante-scrittura della porta mista è impostato su "DONT_CARE"
