ID articolo: 000079262 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 14/05/2014

Perché il kit di sviluppo dei sistemi avanzati Stratix V non riesce a collegarsi fino a L0?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione A causa di un errore nei file .pin e Quartus® II Settings File(.qsf) dello schema, il clock di riferimento PCI Express® non è assegnato ai pin corretti. Questo errore impedisce al collegamento di raggiungere L0 e l'enumerazione del dispositivo.
Soluzione Modificare l'assegnazione del pin refclk su AK38/AK39 anziché sull'AH39/AH40 errato. Il dispositivo si collegherà quindi a L0 e enumererà correttamente.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® V GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.