ID articolo: 000079099 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 27/02/2015

Errore (16270): i seguenti 2 IOPLL non combinabili stanno guidando il blocco clkctrl

Ambiente

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Questo messaggio di errore potrebbe essere visualizzato nel software Quartus® II se si stanno alimentando le uscite di due IOPLL in un blocco Clock Control (ALTCLKCTRL), in Arria® 10 dispositivi.

    In Arria 10 dispositivi, i riquadri IO contengono solo 1 PLL ciascuno.  Un blocco di controllo dell'orologio può selezionare solo da fonti di clock locali, quindi se Quartus II non è in grado di unire gli IOPLL in un'unica posizione, verrà visualizzato questo errore.

    Soluzione

    Se è necessario inserire gli output da più di un PLL in un blocco di controllo del clock, prendere in considerazione l'utilizzo di fPLL, poiché ci sono due fPLL in un riquadro HSSI.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Intel® Arria® 10 GX
    SoC FPGA Intel® Arria® 10 SX
    FPGA Intel® Arria® 10 GT

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.