ID articolo: 000079080 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 17/10/2011

La compilazione potrebbe comportare errori di simulazione Stratix V EDA

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Se si tenta di compilare una progettazione destinata a un Stratix Dispositivo V, la compilazione potrebbe non riuscire con il seguente errore:

    Error: Unable to generate the EDA simulation netlist files because the Quartus II software does not currently support gate-level simulation for the Stratix V devices.

    Soluzione

    Prima di iniziare una compilazione, disattivare il netlist writer eseguendo i seguenti passaggi:

    1. Nel menu Assegnazioni fare clic su Impostazioni.
    2. Nell'elenco categoria, selezionare Simulazione in EDA Impostazioni dello strumento.
    3. Nella casella Nome strumento selezionare .

    Per eseguire una simulazione RTL nativelink, dopo la compilazione è completato, selezionare lo strumento EDA nel nome dello strumento della finestra di dialogo Impostazioni EDA..

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.