Descrizione
Sì, la frequenza di clock determina la velocità con cui il circuito di rilevamento degli errori può essere eseguito per il calcolo del controllo della ridondanza ciclica (CRC). Per Stratix® II, Cyclone® II, Cyclone III e i dispositivi FPGA precedenti, la specifica della frequenza di controllo CRC è per l'intero dispositivo, mentre i dispositivi Stratix III e Stratix IV sono per frame.
Pertanto, nei dispositivi Stratix III e Stratix IV, la specifica verrà interpretata come la frequenza di clock per i circuiti di rilevamento degli errori per eseguire il controllo del CRC per un frame. Una volta impostata questa frequenza, il circuito controllerà ogni frame di dati utilizzando la stessa frequenza di clock.
