ID articolo: 000078912 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 22/10/2013

Qual è l'intervallo di guadagno dc del ricevitore corretto per la variabile qsf XCVR_RX_DC_GAIN nei dispositivi ricetrasmettitori Cyclone V?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    L'intervallo di equalizzatore corretto per la variabile qsf XCVR_RX_DC_GAIN nei dispositivi ricetrasmettitori Cyclone® V è 0-1.

    Ciò viene visualizzato erroneamente come 0-4 nella Guida utente del core IP PHY ricetrasmettitore.

    Questo verrà aggiornato in una revisione futura della Guida utente del core IP PHY del ricetrasmettitore.

    Prodotti correlati

    Questo articolo si applica a 4 prodotti

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.