Sì, Altera® ha identificato un problema di lettura quando si utilizzano i blocchi di memoria M9K dei dispositivi Cyclone® III EP3C25 in una certa configurazione per i progetti compilati con il software Quartus II versione 7.1 e precedente. In questo caso, le letture della memoria possono produrre dati errati. A livello di dispositivo questo problema si verifica solo in modalità True Dual-Port, con dual clock (per la porta A e la porta B), con dual clock attiva, con un segnale di attivazione di clock collegato a VCC nella progettazione e con un certo imballaggio del registro. A causa dell'ottimizzazione dell'imballaggio della memoria nel software Quartus® II, i blocchi di memoria che appaiono come qualsiasi modalità di memoria supportata, come la modalità a porta singola o la modalità ROM, possono effettivamente utilizzare il blocco di memoria M9K nella modalità True Dual-Port.
Questo problema è causato da un routing errato dei segnali di attivazione del clock.
È possibile evitare questo problema se non si utilizza clock attiva alcuna memoria nella progettazione. Ad esempio, se si utilizza RAM MegaWizard® Plug-In Manager, non è necessario selezionare l'opzione "Crea un clock abilitato per ogni segnale di clock" per qualsiasi memoria nella progettazione.
Questo problema è risolto a partire dal software Quartus II versione 7.1 SP1.
Per Quartus II versione 7.1, è disponibile una patch. Utilizzare mySupport per richiedere la patch 0.13.
