ID articolo: 000078697 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 30/06/2014

Perché si verificano errori di bit quando si esegue una simulazione RTL di un loopback seriale esterno su dispositivi ricetrasmettitori Stratix V e Arria V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

È possibile che si verifichino errori di bit durante l'esecuzione di una simulazione RTL di un loopback seriale esterno di dispositivi ricetrasmettitori Stratix® V e Arria® V a causa di un problema di risoluzione e arrotondamento dei modelli di grafica Mentorim®.

Soluzione

Per risolvere questo problema, è necessario impostare la precisione della simulazione su fs.

Prodotti correlati

Questo articolo si applica a 7 prodotti

FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.