ID articolo: 000078675 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 31/12/2014

Core IP a bassa latenza da 40 a 100 GbE destinato Stratix dispositivo V con clock di riferimento a 322 MHz con frequenza di clock MAC RX errata

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    L'editor di parametri LL 40-100GbE fornisce due valori possibili per il parametro di frequenza di riferimento PHY. Entrambi i valori dovrebbe generare una frequenza clk_rxmac di 312,5 MHz per varianti da 40 GbE e 390,625 MHz per varianti da 100 GbE.

    Tuttavia, nelle variazioni dei core IP con le seguenti proprietà, la frequenza clk_rxmac è diversa:

    • La famiglia di dispositivi di destinazione è il dispositivo Stratix V Famiglia.
    • Il parametro di frequenza di riferimento PHY ha il valore valore di 322,265625 MHz.
    Soluzione

    Questo problema non ha alcuna soluzione.

    Questo problema verrà risolto in una versione futura della bassa latenza Funzione Mac e PHY MegaCore Ethernet a 40 e 100 Gbps.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.