ID articolo: 000078625 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 25/03/2013

È possibile eseguire test di scansione dei confini sui pin JTAG del sistema di processori rigidi (HPS)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

No, non è possibile eseguire test di scansione dei confini sui pin HPS JTAG. Tuttavia, i pin I/O HPS supportano i test di scansione dei confini attraverso i pin JTAG del FPGA. I file BSDL generati tramite il software Quartus® II per dispositivi SoC Cyclone® V includeranno pin I/O HPS che supportano la scansione dei confini.

Nota: per Cyclone SoC V FPGAs è necessario accendere sia l'HPS che il FPGA per eseguire un test di scansione dei confini (BST).

Prodotti correlati

Questo articolo si applica a 3 prodotti

FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.