ID articolo: 000078481 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 22/08/2014

Perché i parametri PLL (fPLL) frazionari non possono essere modificati utilizzando l'editor di proprietà delle risorse o il pianificatore di chip, quando si prendono di mira dispositivi Stratix V, Arria V o Cyclone V?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione Quando si progetta con dispositivi Stratix® V, Arria® V o Cyclone® V, non è possibile modificare i parametri delle fPLL utilizzando l'editor di proprietà delle risorse o il pianificatore di chip nel software Quartus® II.
    Soluzione Utilizzate la funzione di riconfigurazione PLL per aggiornare dinamicamente i parametri fPLL. Per ulteriori dettagli, fare riferimento a AN661: implementazione della riconfigurazione PLL frazionata con Altera PLL e Altera PLL Reconfig Megafunctions (PDF)

    Prodotti correlati

    Questo articolo si applica a 11 prodotti

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.