ID articolo: 000078259 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 12/08/2012

Quale alimentatore di tensione viene utilizzato per i pin di ingresso di clock a fine singolo nei dispositivi Stratix V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Se configurati con uno standard di I/O singolo terminato, i pin di input del clock nei dispositivi Stratix® V, Arria® V e Cyclone® V sono alimentati dalla fornitura VCCIO della rispettiva banca I/O.
Soluzione

 

Prodotti correlati

Questo articolo si applica a 12 prodotti

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V E

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.