ID articolo: 000078039 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 20/03/2015

Perché l'opzione Soft LVDS RX Intel® FPGA IP con PLL esterno non funziona correttamente nei dispositivi Intel® MAX® 10 quando si utilizza il software Quartus® II versione 14.1?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema noto nel software Quartus® II versione 14.1, il Soft LVDS RX Intel® FPGA IP in modalità PLL esterna, potrebbe non funzionare correttamente in Intel® MAX® 10 dispositivi.

    Questo perché le porte rx_syncclock e rx_readclock sono mancanti dal Intel FPGA IP Intel FPGA IP Intel MAX 10 FPGA Soft LVDS, il che farà sì che i dati paralleli rx_out mostrino dati bloccati.

    Soluzione

    Per risolvere questo problema, modificare la Intel FPGA IP Soft LVDS RX in modalità PLL interna.

    Questo problema è pianificato per essere risolto in una versione futura del software Intel Quartus.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® MAX® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.