ID articolo: 000077956 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché ALTLVDS_TX megafunzione non supporta il mio fattore di divisione outclock?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

C'è un problema con la megafunzione ALTLVDS_TX nel software Quartus® II versione 9.0.

Il plug-in ALTLVDS_TX MegaWizard™ non consente erroneamente l'utilizzo delle impostazioni del fattore di divisione outclock (B) sulla porta tx_outclock che fornisce una frequenza di clock di uscita tra 717 e 800 MHz per i dispositivi di velocità Stratix® III o Stratix IV C2.

Per risolvere questo problema, seguire questi passaggi:

  1. Aprire un prompt dei comandi
  2. Passare alla directory che contiene il file wrapper generato dalla procedura guidata
  3. Digitare il seguente comando, con il fattore B pertinente e il nome del file:

    qmegawiz -silent OUTCLOCK_DIVIDE_BY=fattore

In alternativa, modificare manualmente il file wrapper generato dalla procedura guidata per modificare il parametro outclock_divide_by al fattore B desiderato.

Questo problema è risolto nel software Quartus II versione 9.1.

Prodotti correlati

Questo articolo si applica a 2 prodotti

FPGA Stratix® III
FPGA Stratix® IV

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.