ID articolo: 000077860 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

È possibile disattivare l'opzione "Attivare i segnali di attivazione dei byte Avalon MM" quando si implementa l'IP del controller uniPHY SDRAM DDR3 in Qsys?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Quando si utilizza un controller UniPHY DDR3 versione 11.1 nel sistema Qsys se si disattiva l'opzione "Attiva segnali di attivazione byte Avalon-MM", si potrebbe notare che non sono attivati byte sul bus Avalon. L'esistenza del byte Avalon attiva dipende da questa opzione. Questa opzione è selezionata per impostazione predefinita, ma potrebbe essere deselezionata se non si desidera attivare byte.

    Non è consigliabile disattivare l'Avalon byte attiva in un sistema Qsys, soprattutto in un sistema a larghezza mista o quando i master possono eseguire accessi parziali alle parole, perché possono causare potenziali problemi di corruzione dei dati.

    Prodotti correlati

    Questo articolo si applica a 8 prodotti

    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® III

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.