ID articolo: 000077693 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché il core TSE è instabile sull'hardware per la variante LVDS a causa di un bug nel file SDC generato?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

I vincoli SDC esistenti nel file SDC generato da TSE causano l'instabilità del core TSE sull'hardware per la variante LVDS:

impostare clocks_list [get_clocks *]

clock foreach_in_collection {
set name [get_clock_info -name ]
if {[ expr [regexp "altera_tse" ] == 1]} {
set_clock_groups -exclusive -group [get_clocks ]
}
}

 

Soluzione: commenta la riga da 410 a 417 del file del vincolo di temporizzazione (SDC) e sostituisci con

set_clock_groups -asincrona \

-group {altera_tse_mac_rx_clk_0} \

-group {altera_tse_mac_tx_clk_0} \

-group {altera_tse_rx_afull_clk} \

-group {altera_tse_sys_clk} \

-group {altera_tse_ref_clk \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

Questo problema verrà risolto nella versione futura.
 

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® IV GX

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.