ID articolo: 000077691 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 11/09/2012

Quanti cicli DCLK aggiuntivi sono necessari per accedere alla modalità di inizializzazione nei dispositivi Stratix serie?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Per accedere alla modalità di inizializzazione nei dispositivi Stratix® serie, sono necessari due bordi di caduta aggiuntivi su DCLK dopo CONF_DONE diventa alto. Ciò è necessario se si utilizza il clock dell'utente (CLKUSR) o il clock di inizializzazione interna.

 

 

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® III

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.