ID articolo: 000077565 Tipo di contenuto: Messaggi di errore Ultima recensione: 04/03/2013

Errore interno: sottosistema: FSV, File: /quartus/fitter/fsv/fsv_module_lvds_cv.cpp, riga: 2420

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Quartus® II versione 12.0, potrebbe verificarsi questo errore interno se la progettazione implementa una ALTLVDS_TX megafunzione con la logica del core di guida del tx_outclock segnale. Questo errore interno si verifica per i progetti destinati ai dispositivi Arria® V o Cyclone® V.

    Soluzione

    L'utilizzo del tx_outclock segnale per l'unità della logica core non è supportato.

    Il software Quartus II che inizia con la versione 12.1 segnala un messaggio di errore che descrive il problema invece di produrre un errore interno.

    Prodotti correlati

    Questo articolo si applica a 5 prodotti

    FPGA Cyclone® V GX
    FPGA Cyclone® V GT
    FPGA Cyclone® V E
    FPGA Arria® V GX
    FPGA Arria® V GT

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.