ID articolo: 000077518 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

C'è qualche problema con la selezione dell'opzione Enable Avalon-MM byte-enable signal quando si genera il controller RLDRAMII con UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Sì, l'opzione "Enable Avalon-MM byte-enable signal" nella scheda Impostazioni controller del controller RLDRAMII con UniPHY nella versione 11.0 non ha alcun effetto sul controller. Quando abilitata, nessuna porta del controller per avl_be viene creata o utilizzata in alcun modo.

 

Non è disponibile alcuna soluzione per implementare l'attivazione dei byte. Questo problema verrà risolto nella versione futura dell'IP e di Quartus® SOFTWARE II.

Prodotti correlati

Questo articolo si applica a 8 prodotti

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® III
FPGA Stratix® V GX
FPGA Stratix® IV GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.