ID articolo: 000077217 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Ci sono problemi noti relativi ai pin PLL nei progetti Stratix III 3SL340 compilati utilizzando il software Quartus II versione 7.2 Service Pack 2?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Il software Quartus® II versione 7.2 Service Pack 2 configura erroneamente quattro pin di dispositivo nei dispositiviStratix® III 3SL340 in alcune opzioni del pacchetto (vedere la tabella seguente). Ciò è dovuto a impostazioni errate del registro di input e della catena di ritardo utilizzate nel software Quartus II. I nomi dei pin di input interessati sono PLL_R1_CLKn, PLL_R1_CLKp, PLL_R4_CLKn e PLL_R4_CLKp. Altera consiglia di applicare la patch software 72SP2 2.03per risolvere il problema.

    Per ottenere la patch, contattare Altera supporto tecnico inviando una richiesta di assistenza all'indirizzo mysupport.altera.com.

    Pacchetto dispositivo Stratix III 3SL340

    Pin interessati

    F1517

    AU1, AU2, C1 e C2

    F1760

    AY1, AY2, C1 e C2

    H1152

    Nessuno

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® III

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.