ID articolo: 000077216 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché non riesco a trovare un segnale di clock di uscita PLL post-fit utilizzando SignalTap® II: filtro post-fitting nel finder del nodo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Per Stratix design della famigliadi® (Stratix e Stratix GX) nel software Quartus®II versione 6.1 e 7.0, il Node Finder non elenca le reti di clock di uscita PLL veloci quando si utilizza il filtro SignalTap® II: post fitting.  Per utilizzare un clock PLL veloce come clock di acquisizione per l'analizzatore logico SignalTap II, digitare il nome del nome della rete di clock post-fit che si desidera utilizzare. È possibile trovare questo nome di rete con Technology Map Viewer.

Questo problema è risolto a partire dal software Quartus II versione 7.1.

 

 

 

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix®

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.