ID articolo: 000077098 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 25/06/2014

È necessario configurare le tabelle di traduzione degli indirizzi Avalon-MM-to-PCI Express quando si utilizza l'indirizzamento a 64 bit per l'HARD IP con memoria Avalon per PCI Express?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    L'HARD IP con memoria Avalon mappata per PCI Express® supporta l'indirizzamento a 64 bit. Se si seleziona l'indirizzamento a 64 bit, non è necessaria alcuna traduzione dell'indirizzo.
    Di conseguenza, la sezione "Avalon a PCIe Address Translation Settings" della GUI in Qsys scompare automaticamente dopo aver impostato "larghezza indirizzo Avalon-MM" a 64 bit.

    le tabelle di conversione degli indirizzi Avalon-MM-to-PCI Express nello spazio CRA (Control Register Access) all'indirizzo 0x1000-0x1FFF non sono necessarie per l'indirizzamento a 64 bit.

    Soluzione

     

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.