ID articolo: 000076910 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 25/01/2022

Perché la progettazione dell'esempio di IP dell'interfaccia HBM2 (High Bandwidth Memory) nella Intel® Stratix® 10 MX FPGA mostra una violazione della larghezza minima dell'impulso?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® per interfaccia di memoria ad ampia larghezza di banda (HBM2)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 19.1 e precedente, potrebbe verificarsi la violazione della larghezza minima dell'impulso se si crea un esempio di progettazione per l'IP dell'interfaccia HBM2 (High Bandwidth Memory) che mira al FPGA Intel® Stratix® 10 MX.

    Soluzione

    Per risolvere questo problema, scaricare e installare il software Intel® Quartus® Prime Pro Edition versione 19.1 0.04 dal link appropriato di seguito. Dopo aver installato la patch, seguire i passaggi riportati nel file Readme.

    Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 19.2.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10
    FPGA Intel® Stratix® 10 MX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.