ID articolo: 000076815 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 13/01/2016

Perché rx_st_sop, rx_st_eop, tx_st_sop e tx_st_eop solo un bit di larghezza quando è stato impostato Abilita più pacchetti per ciclo durante la configurazione dell'interfaccia di streaming Intel® Arria® 10 FPGA Avalon® per PCIe Hard IP in m...

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nelle versioni del software Quartus® II 14.1.1 e versioni precedenti, il file wrapper RTL per il 3.0 x8 Intel® Arria® 10 FPGA Hard IP per PCI Express mappa erroneamente solo un singolo bit del rx_st_sop di livello inferiore a due bit di larghezza rx_st_sop, rx_st_eop, tx_st_sop e tx_st_eop quando è impostato Attiva più pacchetti per ciclo.

    Soluzione

    Per risolvere questo problema, modificare il file wrapper RTL, il nome <variation>.v o <variation name>.vhd, per esportare entrambi i bit di segnale.

    Articoli correlati

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Intel® Arria® 10 GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.