Descrizione
Intel® Cyclone® V GT Development Kit non sarà configurato quando si utilizza bitstream compresso nel flash a causa di Intel® MAX®V ha legato uno dei bit MSEL a 0.
Soluzione
Modificare il design Intel® Max® V su pfl_control.vhd, che si trova nella cartella "hdl" dalla cartella di installazione del Kit di sviluppo.
Andare alla riga 397, si osserverà (msel <= "ZZZ0Z";). Passare a (msel <= "ZZZZZ";).
Ciò consentirà di selezionare l'MSEL in base allo switch DIPSW (DIP Switch) sulla scheda madre. Assicurarsi che la selezione MSEL corretta in base alla modalità di configurazione.
