ID articolo: 000076737 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 22/10/2020

Perché la simulazione dell'esempio di progettazione IP FPGA 25G Ethernet Intel® Stratix® 10 viene eseguita?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 20.1, l'esempio di progettazione generato dall'Ethernet 25G Intel® Stratix® 10
    FPGA IP con riconfigurazione dinamica e PTP abilitato, si blocca quando viene simulato con il simulatore Synopsys* VCS* o il simulatore Cadence* Xcelium*/NCSIM*.

    Soluzione

    Per evitare questo problema, l'utente è codificato per utilizzare il simulatore Mentor* Modelsim* per simulare l'esempio di progettazione.

    Questo problema viene risolto a partire dal software Intel® Quartus® Prime Pro Edition v20.3 in poi.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.