Alcuni o tutti i messaggi di avviso riportati di seguito possono essere visualizzati durante la compilazione di un progetto con l'Intel® FPGA IP JESD204C in modalità solo di base nelle versioni Intel® Quartus® del software Prime Pro Edition 20.1 o 20.2.
ID messaggio | Testo del messaggio |
17897 | Nessun periodo di clock di destinazione è stato trovato in grado di soddisfare l'assegnazione set_net_delay da "[get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|delayed_wrptr_g*}]" a "[get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_ dcfifo132b_m20k|dcfifo_component|auto_generated|rs_dgwp|dffpipe*|dffe*}]". Questa assegnazione verrà ignorata. |
332182 | Non è stato trovato alcun percorso soddisfacente per l'assegnazione "set_max_skew -da [get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component|auto_generated|*rdptr_g*}] a [get_keepers {mac_tx|j204c_tx_base_inst|j204c_tx_gearbox_inst|tx_gb[0].j204c_tx_gb_perlane_inst|tx_gb_fifo_inst|j204c_tx_dcfifo132b_m20k|dcfifo_component| auto_generated|ws_dgrp|dffpipe*|dffe*}] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0,800 ". Questa assegnazione verrà ignorata. |
332174 | Filtro ignorato in intel_jesd204c.sdc(81): -group non poteva essere abbinato a un clock |
332049 | Create_clock ignorato in intel_jesd204c.sdc(64): l'argomento è un insieme vuoto |
332054 | Il set_clock_groups di assegnazione è accettato ma presenta alcuni problemi in intel_jesd204c.sdc(81): argomento -group con valore -group {j204c_txphy_clk[0]} -group {j204c_txphy_clk[1]} -group {j204c_txphy_clk[2]} -group {j204c_txphy_clk[3]} -group {j204c_txphy_clk[4]} -group {j204c_txphy_clk[5]} -group {j204c_txphy_clk[6]} -group {j204c_txphy_clk[7]} non può corrispondere a nessun elemento dei seguenti tipi: ( clk ) |
332060 | Nodo: j204c_txphy_clk è stato determinato come clock ma è stato trovato senza un'assegnazione di clock associata. |
Per risolvere questo problema nel software Intel® Quartus® Prime Pro Edition versioni 20.1 o 20.2, sostituire alcune linee nel file intel_jesd204c.sdc, come mostrato di seguito.
solo base simplexrx(... /intel_jesd204c_rx_191/synth/intel_jesd204c.sdc):
cambiare da:
Set 77 overall_clock ""
78 per { set j 0} { $j < 4} { incr j} {
79 append overall_clock "-group {j204c_rxphy_clk[$j]} "
80 }
81 set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} $overall_clock
A
Set 77 overall_clock ""
78 set clock_grp ""
79 per { set j 0} { $j < 4} { incr j} {
80 append overall_clock "-group {j204c_rxphy_clk[$j]} "
81 }
82 set clock_grp_tmp {set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} }
83 append clock_grp $clock_grp_tmp $overall_clock
84 $clock_grp
solo base simplextx(.../intel_jesd204c_tx_191/synth/intel_jesd204c.sdc):
cambiare da:
63 per {set i 0} { $i < 4} {incr i} {
64 eval {create_clock -name "j204c_txphy_clk[$i]" -punto 3.945ns [get_ports j204c_txphy_clk[$i]]}
65 }
.
.
.
78 per { set j 0 } { $j < 4} { incr j} {
79 append overall_clock "-group {j204c_txphy_clk[$j]} "
80 }
81 eval {set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} $overall_clock}
A
64 eval {create_clock -name "j204c_txphy_clk" -punto 3,945ns [get_ports j204c_txphy_clk]}
.
.
.
Set 79 clock_grp ""
80 append overall_clock {-group {j204c_txphy_clk} }
81 set clock_grp_tmp {set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} }
82 append clock_grp $clock_grp_tmp $overall_clock
83 $clock_grp
solo baseduplex(.../intel_jesd204c_tx_191/synth/intel_jesd204c.sdc):
cambiare da:
64 create_clock -name "j204c_rxphy_clk[$i]" -punto 3.945ns [get_ports j204c_rxphy_clk[$i]]
65 create_clock -name "j204c_txphy_clk[$i]" -punto 3.945ns [get_ports j204c_txphy_clk[$i]]
66 }
.
.
.
86 set overall_clock ""
87 per { set j 0 } { $j < 4} { incr j} {
88 append overall_clock "-group {j204c_rxphy_clk[$j]} -group {j204c_txphy_clk[$j]} "
89 }
90 set_clock_groups -asynchronous -group {j204c_tx_avs_clk j204c_rx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk j204c_rxlink_clk j204c_rxframe_clk } $overall_clock
A
64 create_clock -name "j204c_rxphy_clk[$i]" -punto 3.945ns [get_ports j204c_rxphy_clk[$i]]
65 }
66 create_clock -nome "j204c_txphy_clk" -periodo 3,945ns [get_ports j204c_txphy_clk]
.
.
.
87 set overall_clock ""
88 set clock_grp ""
89 append overall_clock {-group {j204c_txphy_clk} }
90 set clock_grp_tmp {set_clock_groups -asynchronous -group {j204c_tx_avs_clk} -group {j204c_txlink_clk j204c_txframe_clk} }
91 per { set j 0} { $j < 4} { incr j} {
92 append overall_clock "-group {j204c_rxphy_clk[$j]} "
93 }
94 set clock_grp_tmp {set_clock_groups -asynchronous -group {j204c_rx_avs_clk} -group {j204c_rxlink_clk j204c_rxframe_clk} }
95 append clock_grp $clock_grp_tmp $overall_clock
96 $clock_grp
Nota: tutti i valori del periodo di clock dipendono dai valori selezionati dall'utente.
Questo problema è risolto a partire da Intel Quartus software Prime Pro Edition versione 20.3.
