No, i dispositivi Stratix® serie non supportano la memoria asincrona. Altera® consiglia di utilizzare i blocchi di memoria sincroni per Altera progetti.
I dispositivi Stratix serie supportano una lettura pseudo-asincrona in cui i dati di output sono disponibili durante il ciclo di clock quando l'indirizzo di lettura viene inserito in esso. La lettura pseudo-asincrona è possibile nelle modalità dual-port semplici e reali dei blocchi Stratix e Stratix II M512 e M4K eseguendo il clock dei registri degli indirizzi di lettura e lettura sul bordo negativo del clock e ignorando i registri di output.
Per ulteriori informazioni sulla conversione dei progetti di memoria asincrona, fare riferimento a AN 210: Conversione della memoria da asincrona a sincrona per Stratix e Stratix GX Designs (PDF).
