Quando si simula il core PCI Express® è possibile notare che il core PCI Express sembra uscire correttamente dal ripristino e iniziare l'inizializzazione del collegamento, ma non completa l'inizializzazione del collegamento e la porta tx_out[n] sembra essere continuamente nello stato HiZ.
Questo può essere il risultato della configurazione testbench, in particolare della configurazione del bus test_in per accelerare la simulazione seriale.
Per risolvere questo problema, configurare il testbench per accelerare l'inizializzazione del collegamento impostando test_in[0] = 1.
Per la simulazione, si consiglia di impostare test_in[39:0] = 0x0AD o 0x0A9.
Il significato di questi bit è elencato di seguito:
[7] = Disattivare la gestione dell'alimentazione
[5] = Disattivare il core dall'accesso alla modalità di conformità
[3] = modalità FPGA
[2] = Disattiva rimescolamento
[0] = Velocizzare la simulazione seriale
