ID articolo: 000076655 Tipo di contenuto: Messaggi di errore Ultima recensione: 19/03/2013

Avviso: il clock DPA dell'atomo di ricevitore SERDES "rx[0]" è guidato da PLL "xxxxxxx" con parametri dpa_multiply_by e dpa_divide_by non specificati

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Quando si utilizza la megafunzione ALTLVDS in modalità "PLL esterna", è possibile che venga visualizzato il seguente avviso:

 

Avviso: il clock DPA dell'atomo di ricevitore SERDES "rx[0]" è guidato da PLL "xxxxxxx" con parametri dpa_multiply_by e dpa_divide_by non specificati

 

Quando si utilizza la megafunzione ALTLVDS in modalità "PLL esterna", la megafunzione ALTPLL deve avere un metodo per specificare i parametri dpa_multiply_by e dpa_divide_by, necessari nelle applicazioni DPA. Questi parametri devono essere impostati come i corrispondenti parametri clk_multiply_by/divide_by per il clock che alimenta la porta di clock ALTLVDS (ad esempio, clock ad alta velocità con frequenza uguale alla velocità dei dati). Se la megafunzione ALTPLL non ha un'opzione di controllo nella pagina delle impostazioni dei clock di output che dice "Utilizzare queste impostazioni di clock per il clock DPA", sarà necessario modificare manualmente l'istanza ALTPLL generata e impostare i parametri dpa_multiply_by/dpa_divide_by.

 

I seguenti esempi presuppongono che le impostazioni di moltiplicazione e divisione siano rispettivamente 10 e 1.

 

--Esempio di modifica manuale alla mappa generica della dichiarazione del componente ALTPLL (VHDL)

                dpa_multiply_by:             intero;

                dpa_divide_by:               intero;

 

--Esempio di modifica manuale al generico ALTPLL (VHDL)

                dpa_multiply_by          => 10,    - Impostali in base alle impostazioni PLL

                dpa_divide_by            => 1, -      Impostali in base alle impostazioni PLL

 

-- Esempio di modifica manuale al defparam ALTPLL (Verilog)

  altpll_component.dpa_multiply_by = 10,

altpll_component.dpa_divide_by = 1,

 

 

Prodotti correlati

Questo articolo si applica a 2 prodotti

FPGA Arria® II GX
FPGA Stratix® III

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.