ID articolo: 000076630 Tipo di contenuto: Messaggi di errore Ultima recensione: 14/08/2017

Errore (12077): istanza del nodo "altera_mult_add_rtl2" istanziata con il parametro sconosciuto "ACCUM_SLOAD_PIPELINE_SCLR"

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema con l'IP FPGA ALTMULT_COMPLEX Cyclone® V nell'Intel® Quartus® Prime Standard Edition Software versione 17.0, potrebbe essere visualizzato l'errore sopra durante la compilazione se il tipo di file di variante IP è VHDL.

    Soluzione

    Per risolvere questo problema, utilizzare il tipo di file di variante IP Verilog.

    Questo problema è risolto a partire dalla Intel® Quartus® Prime Standard Edition Software versione 18.0.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Cyclone® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.