ID articolo: 000076533 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 23/09/2020

Come si utilizza la porta channel_reset nell'IP 25G Ethernet Intel® Stratix® 10 FPGA?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® Ethernet 25G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un errore nella | UG-20109 2020.04.13, non è disponibile alcuna descrizione della porta channel_reset per l'IP Ethernet 25G Intel® Stratix® 10 FPGA. La porta channel_reset è un input di ripristino presente solo se è selezionata l'opzione Abilita commutazione a velocità dinamica 10G/25G. Prima di avviare la riconfigurazione tra velocità, affermare questo segnale per contenere i percorsi dei dati TX/RX in reset.

    Soluzione

    Queste informazioni mancanti sono state aggiunte in UG-20109 | 2020.07.29.

    Prodotti correlati

    Questo articolo si applica a 4 prodotti

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.