ID articolo: 000076492 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 08/07/2020

Perché JESD204C Intel® FPGA IP in modalità base generata nella versione Intel® Quartus® Prime Pro Edition 19.4 richiede la rigenerazione in Intel® Quartus® Prime Pro Edition 20.1 e versioni successive?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Il Intel® FPGA IP JESD204C in Intel® Quartus® Prime Pro versione 19.4 condivide il programma di sincronizzazione del ricetrasmettitore (PHY).

    L'Intel® FPGA IP JESD204C in modalità di sola base non contiene il ricetrasmettitore (PHY), il che comporta un errore di generazione IP a causa della mancanza di file per questa modalità.

    Soluzione

    Questo problema è risolto in Intel® Quartus® software Prime Pro Edition versione 20.1 e versioni successive.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.