ID articolo: 000076490 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 05/05/2021

Perché la memoria Intel® FPGA P-Tile Avalon® mappata IP per PCI Express* End Point mostra prestazioni di lettura inferiori con il Intel® Quartus® Prime Pro versione 19.3?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP Intel® Stratix® 10 Avalon-MM per PCI Express*
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    L'IP Intel® FPGA P-Tile Avalon® mappato per PCI Express* supporta fino a 64 richieste in sospeso con una dimensione massima di richiesta di lettura di 512 byte con la Intel® Quartus® Prime Pro versione 19.3. Se la latenza di andata e ritorno (tempo dalla lettura della memoria al completamento) è maggiore di 1,5, il numero di richieste in sospeso potrebbe non essere sufficiente a saturare il throughput di lettura.

    Soluzione

    Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 21.3.

    Prodotti correlati

    Questo articolo si applica a 2 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 DX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.